## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-088550

(43)Date of publication of application: 02.04.1996

(51)Int.CI.

H03K 17/16

H02M 1/08

H03K 17/56

// HO2M 7/537

(21)Application number : 06-224753

(71)Applicant: HITACHI LTD

HITACHI HARAMACHI SEMICONDUCTOR

LTD

(22)Date of filing:

20.09,1994

(72)Inventor: OURA HITOSHI

KAWAMOTO KOJI


OZEKI SHOICHI

### (54) SEMICONDUCTOR CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To reduce power consumption and to reduce a chip area by connecting a capacitor between the gate of the MOSFET for gate shortcircuit of a bipolar transistor and the collector of the bipolar transistor.

CONSTITUTION: When a transiently changing voltage is applied between the collector and the emitter, a displacement current flows between fixed potential V0 and the emitter electrode of an insulating gate bipolar transistor(IGBT) 1 via the capacitor 3 and the gate and source electrodes of the MOSFET 2 for gate short-circuit. The gate parasitic capacitances 8, 9 of the FET 2 are charged by the displacement current, which connects electrically the drain electrode to the source electrode. While, the parasitic capacitances 6, 7 of the IGBT are also charged. An electric charge which charges the parasitic capacitances is discharged via the FET 2. Therefore, the gate voltage of the IGBT is not increased, which excludes to turn, on the IGBT, and the displacement current flows only when the voltage changes. which reduces the power consumption.



#### LEGAL STATUS

[Date of request for examination] 18.12.1997 [Date of sending the examiner's decision of rejection] 08.02.2000

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3222330 [Date of registration] 17.08.2001 [Number of appeal against examiner's decision of 2000-05138

rejection

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-88550

(43)公開日 平成8年(1996)4月2日

(51) Int.Cl. <sup>6</sup> H 0 3 K 17/16 H 0 2 M 1/08	酸別記号 E A	庁内整理番号 9184-5K	FI	技術表示箇所
H03K 17/56 // H02M 7/537	E	9181 – 5H		•
		9184-5K	H03K 審査請求	17/56 Z 未請求 請求項の数12 OL (全 8 頁)
(21)出願番号	特願平6-224753		(71)出願人	000005108
(22)出顧日	平成6年(1994)9月20日			株式会社日立製作所 東京都千代田区神田駿河台四丁目 6 番地
		(71)出願人	000233273 日立原町電子工業株式会社	
			(72)発明者	茨城県日立市弁天町3丁目10番2号
				茨城県日立市弁天町三丁目10番2号 日立 原町電子工業株式会社内
			(72)発明者	川本 幸司
			(7.4) (5.7m)	茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立工場内
			(/4)代埋人	弁理士 小川 勝男 最終頁に続く


# (54) 【発明の名称】 半導体回路及び半導体集積回路

#### (57)【要約】

【目的】消費電力が小さくかつモノリシック化のときに チップ面積を縮小できる、IGBTやMOSFET用の(dV/d t)誤動作防止回路を実現する。

【構成】I GBTのゲート・ソース間にゲート短絡用の MOSFETを備え、そのMOSFETのゲートと I GBTのコレク タ間にコンデンサを接続する。これにより、(dV/d t)発生時にゲート短絡用MOSFETがオンして I GBTの ゲートを短絡して誤動作を防止する。

【効果】(dV/dt)発生時のみ保護回路が動作するので、消費電力が小さくなる。また、大きな抵抗を必要としないので、モノリシックチップ面積の縮小化を実現できる。



#### 【特許請求の範囲】

【請求項1】一対の主電極及び絶縁ゲート電極を有する 第1の半導体装置と、

第1の主電極,第2の主電極及び制御電極を有し、第1の主電極が第1の半導体装置の絶縁ゲート電極に接続され、第2の主電極が第1の半導体装置の一方の主電極に接続される第2の半導体装置と、

第2の半導体装置の制御電極と固定電位との間に接続される容量素子と、を備えることを特徴とする半導体回路。

【請求項2】請求項1において、固定電位を第1の半導体装置の他方の主電極の電位とすることを特徴とする半導体回路。

【請求項3】請求項1において、固定電位を第1の半導体装置の駆動回路の電源の電位とすることを特徴とする 半導体回路。

【請求項4】請求項1において、容量素子がMOS電界 効果トランジスタである特徴とする半導体回路。

【請求項5】請求項1において、容量素子がコンデンサである特徴とする半導体回路。

【請求項6】請求項1において、第1の半導体装置が絶縁ゲートバイポーラトランジスタであることを特徴とする半導体回路。

【請求項7】請求項1において、第1の半導体装置がMOS電界効果トランジスタであることを特徴とする半導体回路。

【請求項8】請求項1において、第2の半導体装置がMOS電界効果トランジスタであることを特徴とする半導体回路。

【請求項9】請求項1において、第2の半導体装置がバイポーラトランジスタであることを特徴とする半導体回路。

【請求項10】一対の主電極及び絶縁ゲート電極を有し、直列接続されるとともに直流電源に接続され、直列接続点から出力が取り出される複数の第1の半導体装置と、

第1の主電極,第2の主電極及び制御電極を有し、第1の主電極が少なくとも1個の第1の半導体装置の絶縁ゲート電極に接続され、第2の主電極が前記1個の第1の半導体装置の一方の主電極に接続される第2の半導体装置と、

第2の半導体装置の制御電極と固定電位との間に接続される容量素子と、を備えることを特徴とする半導体回路。

【請求項11】同一の半導体基体に、

一対の主電極及び絶縁ゲート電極を有する第1の半導体 装置と、

第1の主電極,第2の主電極及び制御電極を有し、第1の主電極が第1の半導体装置の絶縁ゲート電極に接続され、第2の主電極が第1の半導体装置の一方の主電極に

接続される第2の半導体装置と、

第2の半導体装置の制御電極と固定電位との間に接続される容量素子と、を形成することを特徴とする半導体集 積回路。

【請求項12】同一の半導体基体に、

一対の主電極及び絶縁ゲート電極を有し、直列接続されるとともに直流電源に接続され、直列接続点から出力が取り出される複数の第1の半導体装置と、

第1の主電極,第2の主電極及び制御電極を有し、第1の主電極が少なくとも1個の第1の半導体装置の絶縁ゲート電極に接続され、第2の主電極が前記1個の第1の半導体装置の一方の主電極に接続される第2の半導体装置と、

第2の半導体装置の制御電極と固定電位との間に接続される容量素子と、を形成することを特徴とする半導体集 積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、MOSFETや I GBT等の 半導体装置を用いた半導体回路及びこの回路をモノリシ ック化した半導体集積回路に関する。

[0002]

【従来の技術】絶縁ゲートバイポーラトランジスタ(以下IGBTと記す)やMOS電界効果トランジスタ(以下MOSFETと記す)等の電圧駆動型半導体装置は、高導体法である。それ故、これらの半導体装置を電動機駆動用のインバータ装置などに応用すれば、装置を高周波化できる。従って、高周波インバータ装置を高周波化できる。しかし、高周波インバータを装置を高間によれらの半導体装置がオン・オフスイックするときには、半導体装置に急激に変化する d V / d いたきな電圧が印加される。このとき、IGBTやMOSFETが誤動作し、本来オフ状態に在るべき期間にタンオンする場合がある。このような場合、インバータ装置の回路を1個の半導体チップにモノリシック化した集積回路の場合には、半導体チップが破壊する。

【0003】このような半導体装置の誤動作を防ぐ従来の技術としては、特開昭63-99779号公報に記載の回路がある。これは、主回路のIGBTのゲート、エミッタ間にMOSFETを接続し、このMOSFETのゲートとIGBTのゲート駆動用電源を抵抗素子を介して接続して、MOSFETのゲートをバイアスする回路である。この回路では、IGBTがオフ状態にあるときには、MOSFETのゲートがバイアスされてこのMOSFETがオンして、IGBTのゲート、エミッタ間を短絡する。これにより、IGBTのコレクタ、エミッタ間にdV/dtの大きな電圧が印加されてもIGBTが誤動作しない。

[0004]

【発明が解決しようとする課題】しかし、上記従来技術

においては、 I GBTがオフのときには、常時MOSFETをオン状態にするため消費電力が増加する。また、高抵抗値かつ高耐圧の抵抗素子が必要となるため、インバータ回路などをモノリシック化したときにチップ面積が大きくなる。

【0005】本発明は、上記の点を考慮してなされたものであり、回路の低消費電力化及びモノリシック化したときのチップ面積縮小を実現する。

#### [0006]

【課題を解決するための手段】本発明の半導体回路は、一対の主電極及び絶縁ゲート電極を有する第1の半導体装置と、第1の主電極,第2の主電極及び制御電極を有し第2の半導体装置とを持っている。ここで、第2の半導体装置の第1及び第2の主電極は、それぞれ第1の半導体装置の絶縁ゲート電極及び一方の主電極に接続される。そして、容量素子が、第2の半導体装置の制御電極と固定電位との間に接続される。

【0007】また、本発明の集積回路において、同一の 半導体基体に、上で述べた本発明の半導体回路を形成す る。

#### [0008]

【作用】本発明の半導体回路によれば、第1の半導体装置の一対の主電極間に印加される電圧が変化するとき、容量素子に変位電流が流れる。この変位電流が第2の半導体装置の制御電極に制御信号として供給されるので、第2の半導体装置がターンオンする。これにより、第1の半導体装置の絶縁ゲート電極と一方の主電極の間が短絡されるので、dV/dtによる第1の半導体装置のターンオン(誤動作)を防止できる。

【0009】このような本発明の半導体回路の動作を図 1 を用いて説明する。

【〇〇1〇】図1は、本発明の基本回路例である。IG BT1(第1の半導体装置)のコレクタとエミッタ(一 対の主電極)の間に過渡的に変化する電圧印加がされる と、固定電位 V0と IGBT 1のエミッタ電極(一方の主 電極)との間において、コンデンサ3(容量素子)とゲ ート短絡用のMOSFET2(第2の半導体装置)のMOSゲー ト(制御電極) 及びソース電極(第2の主電極) を介して 変位電流が流れる。この変位電流により、MOSFET2のゲ ート寄生容量8及び9を充電され、MOSFET2のドレイン (第1の主電極)とソース電極の間がオン状態となる。一 方、IGBT1も同様に、寄生容量C<sub>gc</sub>6, C<sub>ge</sub>7が充 電される。しかしながら、IGBT1のMOSゲート (絶縁ゲート電極) はMOSFET2 のオン動作によりゲー ト、エミッタ間が短絡されるため、寄生容量をチャージ した電荷は、MOSFET2 を介して放電される。従って、I GBTのゲート電圧は上昇しないためIGBTがオンす ることがない。

【0011】ここで、変位電流は電圧が変化するときの みに流れるので、回路の消費電力が低減する。 【〇〇12】また、半導体基体に本発明の半導体回路を 形成した本発明の集積回路によれば、高抵抗値または高 耐圧の抵抗素子を使用すること保護回路部を形成でき る。従って、チップ面積が縮小できる。

[0013]

【実施例】本発明の一実施例である回路の構成を図2に、回路の動作条件を図3に、更に過渡的に変化する電圧(以下(dV/dt)と記す)発生時の回路動作を図4に、それぞれ示し説明する。

【0014】本実施例は、容量素子としてMOSFETを用い、その一端を | GBTのコレクタ電位に固定している。

【0015】まず、IGBT1がオンのときの動作を説明する。図3における回路動作条件は、スイッチ12,16がオンである。スイッチ16は、IGBT1のゲートに電圧を供給する。またスイッチ12はゲート短絡用MOSFET2のゲート,ソース間に充電された電荷を定電流源14にて引き抜き、MOSFET2を確実にオフする様に動作する。尚スイッチ13はスイッチ16との貫通を防ぐためオフとする。

【0016】次にIGBT1がオフのときの動作を説明する。図3における回路動作条件は、スイッチ13がオン,スイッチ16がオフである。ここで、実際には、各スイッチとして半導体スイッチとが素子を用いる。スイッチ13のオンにより定電流がシェナーダイオード18を介して定電流源15に流れ込み、IGBTのゲート,エミッタ間は、約0.7Vで逆パイアスされる。一方、スイッチ12がオフであるため、MOSFET2のゲートは、N-MOSFET10の寄生容量11とMOSFET2の寄生容量8(Cgd)及び9(Cgs)の分圧比により決定される電圧に向かって過渡的に変化する。ただし、ツェナーダイオード19のツェナー電圧によりクランプされる。

【0017】この状態でIGBT1のエミッタ,グラン ド間電位Vaが任意の電圧VxからOVに過渡的に降下 する(dV/dt)が発生したときの動作について、図 4を用いて説明する。ただし、ゲート短絡用MOSFET2 の 寄生容量8及び9の充電電荷の初期条件が0とする。図 4において、toの時点より電圧の降下が発生したと き、寄生容量11とゲート短絡用MOSFET2 の寄生容量8 及び9において電荷の充電が開始され、図4(b)に示 すようにMOSFET2 のゲート,ソース間電圧が上昇する。 この電圧がMOSFET2のしきい値(V<sub>th1</sub>)まで達するとMO SFET2 はオンする。一方IGBTも同様に、寄生容量6 (Cgc)及び7(Cge)における電荷の充電により、図 4 (c)が示すようにゲート,エミッタ間電圧が上昇す る。このときMOSFET2 がないと、IGBTのゲート,エ ミッタ間電圧は図4(c)の点線のように推移し、IG BTのゲートのしきい値電圧(Vth2)を超えるので、 IGBTがターンオンしてしまう。しかし、ゲート短絡用MO

SFET2 がオンして( $t_1$ ) | GBTのゲートが短絡されるため、寄生容量 | が放電し | GBTのゲート,エミッタ間電圧はしきい値まで達することなく | GBTはオンすることができない。従って、(| d V | d t | に対する誤動作 | t が防止できる。

【0018】なお、本実施例における容量素子ではほとんど電力損失を発生しないか、または抵抗素子に比べ電力損失がかなり小さい。従って、本実施例によれば、消費電力を低減できる。また、本実施例は、容量素子としてMOSFET10の持つ容量を用いているので、集積回路に適用すればにチップサイズを小さくできる。

【0019】次に、本発明の他の実施例を図5に示す。本実施例においても容量素子としてMOSFETを用いているが、その一端はゲート駆動用電源の電位に固定している。すなわち、IGBTのゲート駆動用電源20が主電源17の高電位側に接続され、このIGBTのゲート駆動用電源20の高電位側にN-MOSFET10のドレインが接続されている。

【0020】本実施例における(dV/dt)発生時の動作について説明する。IGBTがオフ状態では、図2と同様にスイッチ16,12がオフ,スイッチ13がオンである。このときN-MOSFET10の寄生容量11は、

〔(主電源 1 7 の電圧+ | GBT駆動用電源 2 0 の電圧) - (Va +ツェナーダイオード 1 9 のツェナー電圧)〕の電圧で充電される。(d V / d t)が発生したときは、前実施例の場合と同様である。

【0021】本実施例においては、誤動作防止用の容量素子として用いるMOSFETはゲート回路側に接続されるので、この容量素子を介しての主回路側とゲート回路側の干渉が起こりにくい。このため、本実施例の回路を半導体チップにモノリシック化した場合、主回路部とゲート回路部が干渉しないような素子のレイアウトが容易になる。

【〇〇22】図6は、図5の回路を使用した三相ブラシ レスモータ駆動用のモノリシック化されたインバータ回 路の実施例を示す。図6において、モータ駆動用電源3 〇は回転子の磁極位置を検出するホール素子を内蔵した 三相ブラシレスモータ39を駆動する電源である。この モータ駆動用電源30は、IGBT37a~37f及びこれらの各 々に逆並列に接続される還流ダイオード38a~38f で構成される三相ブリッジ回路に接続される。そして、 三相ブリッジ回路の出力はモータ39へと接続されてい る。モノリシックIC制御用電源31は下アームIGBT37 d~37fのゲート駆動回路36a~36cと、モータ39 内蔵のホール素子出力信号を受けて分配する信号変換回 路33を駆動する電源である。電源回路34は、上アー ムIGBT37a~37cのゲート駆動回路35a~35cに供給 する電圧を発生する回路である。従って、上アーム用の 外部ゲート電源は不要となるので、装置構成が簡単にな る。また、モノリシック | Cの制御信号発生器32は各

アームの I GBTのオンオフデューティを制御する回路 である。図において破線内部がモノリシック化した I C 4 O である。

【0023】以上の回路で図5の回路を適用した部分は、上アーム駆動回路35a~35cである。ここで、図5のIGBT駆動用電源20は本実施例の電源34に対応する。すなわち、図6のようなインバータ回路においては、図5の回路が好適である。本実施例においては、図6の様なブリッジ構成において、IGBTの上アームは下アームIGBT37a~37fのチョッピングにより(dV/dt)が印加されても誤動作しない。

【0024】図7は、図6におけるモノリシック化した IC40のパターンレイアウトの例を示す。本図の記号は図6と対応しており、上アーム駆動回路は図のハッチング箇所35a~35cとなる。図5に示したような誤動作防止回路は、35a~35cにそれぞれ形成されている。従って、従来のように抵抗素子を用いた回路では、高耐圧または高抵抗値の抵抗素子が複数個必要なためチップサイズ及び消費電力が大きくなる。これに対し、本実施例では、MOSFETの持つ容量を用いた回路であるから、従来に比べチップサイズ及び消費電力が低減する。

【0025】図8は本発明の別の実施例である半導体回 路を示す。MOSFET2 のゲートとIBGT1のコレクタの 間に通常のコンデンサ3 (2つの金属電極に誘電体を挟 んだもの)を接続する。コンデンサ3は、IGBT1の コレクタ, エミッタ間に過渡的な電圧(dV/dt)が 発生する場合にのみ電流を流し、MOSFET2 のゲート,ソ ース間にある寄生容量 C <sub>gd</sub> 8 , C <sub>gd</sub> 9 を充電してMOSFET 2 をターンオンする。なお、ゲート短絡用MOSFET2 をオ フする手段としてゲート,ドレイン間にあるスイッチ4 が、MOSFET2 のゲート寄生容量8及び9の電荷を放電す る。スイッチ4としては、半導体スイッチング素子を用 いる。スイッチ4, IGBT駆動回路5を制御する信号 に応じて、IGBT1を(dV/dt)から保護する期 間内及びIGBT1のオフ期間内ではオフし、IGBT 1 をターンオンする期間内及びIGBT1のオン状態の 期間内においてはオンする。

【0026】以上の実施例では、主回路のスイッチング素子がIGBTであるが、本発明は主回路にMOSFETなどの絶縁ゲート型半導体装置を用いる場合にも適用できる。また、ゲート短絡用のMOSFETの変わりに、バイポーラトランジスタを用いることもできる。この場合は、容量素子をバイポーラトランジスタのベースに接続する。また、本発明は、インバータ装置のみならず、スイッチング素子に(dV/dt)が印加される他の装置にも適用できる。さらに、これらの装置の回路を、集積回路としてのみならず、単体素子またはモジュールを使って構成する場合にも有効である。

【〇〇27】なお、本発明において、ゲート短絡用の半

導体装置及び容量素子からなる回路は、いわば(d V / d t)検出回路である。従って、このような検出回路の出力信号に応じて、主回路の半導体装置の駆動回路からオフ制御信号を出力して、主回路半導体装置の誤動作を防止することもできる。

#### [0028]

【発明の効果】本発明の半導体回路によれば、(d V / d t )が発生したときのみ、ゲート短絡回路が動作して半導体装置の誤動作を防止するので、従来技術に比べて、消費電力を低減できる効果がある。


【0029】また、本発明回路をモノリシックした半導体集積回路によれば、セル面積が大きな高耐圧または高抵抗値の抵抗が不要になるので、チップ面積を縮小できる効果がある。

#### 【図面の簡単な説明】

- 【図1】本発明の基本回路例。
- 【図2】本発明の一実施例である回路の構成。
- 【図3】回路の動作条件。
- 【図4】過渡的に変化する電圧発生時の回路動作。

【図1】

図 1



### 【図5】本発明の他の実施例。

【図6】図5の回路を使用した三相ブラシレスモータ駆動用のモノリシック化されたインバータ回路の実施例。

【図7】図6におけるモノリシック化した I Cのパター ンレイアウトの例。


【図8】本発明の別の実施例。

#### 【符号の説明】

1 … | GBT、2 … ゲート短絡用MOSFET、3 … 容量素子、4,12,13,16 … スイッチ、5 … | GBT駆動回路、10 … N — MOSFET、14,15 … 定電流源、17 … 主電源、18,19 … ツェナーダイオード、20 … | GBTのゲート駆動用電源、30 … モータ駆動用電源、31 … モノリシック | C制御用電源、32 … モノリシック | Cの制御信号発生器、33 … 信号変換回路、34 … 電源回路、35 a ~ 35 c,36 a ~ 36 c … 駆動回路、37 a ~ 37 f … | GBT、38 a ~ 38 f … 還流ダイオード、39 … ホール素子内蔵三相ブラシレスモータ、40 …モノリシック | C。


【図7】

図 7



【図2】

図 2



【図3】

図 3







図 4



【図5】


# 図 5





【図8】

# 図 8



### フロントページの続き

(72) 発明者 大関 正一 茨城県日立市弁天町三丁目10番2号 日立 原町電子工業株式会社内